veryilog考试复习题

下午2点半考试

填空

1. verilog的数据类型(P118:线网型，寄存器型，参数型)

2. verilog的过程快（初始化过程快，always块）(P108:initial)

3. verilog的五个抽象等级(P93:系统级，算法级，RTL级，门级，开关级)

4. FSM的分类(P215:摩尔型，米利型)

5. 任务和函数的特征

6. 设计数字电路系统的方法

7. 时序逻辑电路和组合逻辑电路的组成和特点

 

选择

1. 数据类型及数据声明格式

2. 程序块的分析

3. 赋值的方式和区别

4. 位拼接运算符

5. 可编程逻辑器件

7. 可综合性程序结构

8. 触发器、寄存器、锁存器的特征、区别和联系

9. 用户自定义单元、任务、函数

10. modelsim的基本使用

 

简答

1. CPLD与FPGA的异同点

2. FPGA/modelsim的开发流程（PPT）

3. 说明锁存器、触发器、寄存器的区别和联系

4. 组合逻辑电路与时序逻辑电路（区分特点、区别和联系）

5. 任务与函数的区别

6. 有限状态机（两种类型）

7. 延时模型（块、分布、路径延时）

 

分析设计

1. 三种组合逻辑电路的描述方法（与门 或门 异或门）

2. 加法器

3. 计数器（2 3中抽一个出来写测试）

4. 配置管理计划

5. FSM

 

 

以下是不明确的

说明锁存器、触发器、寄存器的区别和联系；FPGA/modelsim的开发流程（PPT）；5. 可编程逻辑器件

7. 可综合性程序结构